Family list
1 family member for: JP49045195B
Derived from 1 application

1 No title available

Inventor:

Applicant:

EC:

IPC: H01L27/00; H01L21/02; H01L21/762 (+5)

Publication info: JP49045195B B - 1974-12-03

Data supplied from the esp@cenet database - Worldwide

Concise Statement

JP 49-045195 (Published: 12/3/1974)

The present invention relates to a method for manufacturing a semiconductor device. In particular, the method includes steps of bonding a first single crystalline semiconductor wafer and a second single crystalline semiconductor wafer with an insulating film therebetween; removing the first single crystalline semiconductor wafer to a certain thickness and selectively etching the first single crystalline semiconductor wafer to form island-like first single crystalline semiconductor wafer; incorporating active elements into the island-like first single crystalline semiconductor wafer and incorporating passive elements into the second single crystalline semiconductor wafer which exists between the island-like first single crystalline semiconductor wafer; and wiring each element by using a certain pattern.

(1) Int · Cl · 52日本分類 H 01 1 19/00 99(5) H 0

19日本国特許庁

①特 許 出 願 公告

昭49-45195

特 許 公 報

⑭公告 昭和 49 年(1974)12月 3 日

発明の数 2

(全6頁)

1

図半導体装置の製法

②特 願 昭45-130617

23出 願 昭45(1970)12月29日

邳発 明 者 松浪光雄

大阪市阿倍野区長池町22の22 シャープ株式会社内

切出 願 人 シャープ株式会社

大阪市阿倍野区長地町22の22

個代 理 人 弁理士 福士愛彦

図面の簡単な説明

第1図から第4図及び第6図は本発明による実 施例の製造工程順に示した半導体ウエハーの断面 図、第5図は第4図の平面図であり、第7図から 15 ハーを必要に応じて平滑エツチング又はポリツシ 第9図までは本発明による他の実施例の製造工程 順に示した半導体ウエハーの断面図である。

発明の詳細な説明

本 発明は圧着された 2枚の単結晶半導体ウエハ ーを用いることにより、集積回路のより高密度化 20 島状ウエハー領域に能動素子を組み込み、同時に を可能にした半導体 装置の製造方法に関するもの である。

従来の半導体集積回路 では能動素子や受動素子 等の分離法として、P-Nジャンクションに逆バ イアスをかけ、空間電荷を生ぜしめることによつ 25 程で島状に残こされた第1のウエハー領域間を、 て夫々の素子間の分離を行つている。

しかるに、この方法を採用した場合、接合に存 在する容量や漏れ電流が周波数特性等の電気的諸 特性に悪影響を及ぼし、半導体集積回路の特性を 劣化させる。

上記欠点を改良する一方法として、絶縁物を用 いた絶縁物分離法が開発されている。この方法に よれば、エッチングや多結晶成長等の手段を用い て多結晶体中に酸化膜等の絶縁物を介して能動素 子や受動素子等となるべき領域が埋め込まれ、そ35を製造する。 れぞれの素子の分離が行なわれる。しかるに、こ の方法を採用すれば多結晶領域は不導体として働

2

くのみで、素子を組み込むための半導体としては 利用することはできない。従がつてこの多結晶体 領域が半導体集積回路の空間にとつては無駄にな り、素子の髙密度化か妨げられる。

本発明は上記従来の半導体装置の欠点を除去し、 簡単でかつ性能のすぐれた高密度集積回路をもつ 半導体装置とその製造方法を提供するものである。 本発明の主要となる点は、互いに島状に絶縁物で 分離され、その島領域 及び島領域 以外の単結晶半 10 導体領域にそれぞれ素子を組み込んだ半導体装置 で、その製法は2枚の絶縁物、即ち酸化膜で覆わ れた第1,第2の単結晶半導体ウエハーを、酸化 膜等を介して熱圧着等で接着し、その後回路 構成 要素となる素子を組み込む主表面側の第1のウエ ング等の工程を施こし所定の厚さ20~30 µ程 度にする。次に素子を組み込むべき第1のウエハ - 領域を分離すべく島状にエッチングする。続い て酸化又は拡散等の種々な工程を経て上記第1の 選択エツチング工程で酸化膜を介して露出された 第2のウエハー領域に抵抗等の受動素子を組み込 み、夫々の素子間を配線して高密度集積回路をも つ半導体装置を製造する。又は選択エツチング工 第2のウエハーの単結晶性を利用してエピタキシ ヤル成長等で埋め込む。この時成長層は第2のウ エハーに続いて成長する単結晶領域と、第1のウ ハー表面を覆り酸化膜から成長する多結晶領域と 30 から成る。そしてウエハー表面を平滑にした後、 島 状の第1のウエハー領域に能動素子を組み込み、 島と島の間にエピタキシャル成長させた第2のウ エハー領域に受動素子を組み込み、それぞれの案 子間を配線して高密度集積回路 をもつ半導体装置

次に図を用いて本発明の実施例をさらに詳細に 説明する。

3

本発明を実施するにあたり、種々の材料を用い ることが考えられ、また製造工程も変り得るが、 ここでは(100)を表面にもつ2枚のシリコン 単結晶半導体ウエハーを用いた場合について述べ

第1図に示す如く厚さ200μ程度でしかも (100)面をもち、表面が酸化された第1, 第2の2枚のンリコン単結晶半導体ウエハー 1.2 を1200℃程度の温度雰囲気中で適当な圧力を 加えて熱的に接着する。この時絶縁物層となる純 10 を選択エツチングする。この時本実施例では島 粋な SiO₂は1700 ℃程度の融点を持つため 1200℃程度で接着作用をもたせることは困難 であるが、ポロン、リン等の元素を適当に沈積さ せることによつてSiO。の融点は低下し、第1図 なる。

次に主要表面となり得る第1のウエハー1を第 2 図の如く酸化膜を除去し、さらに単結晶の厚さ が20~30 μ程度になるまで水酸化カリウム溶 液を用いて化学的に腐蝕除去し平滑にする。上記 20 状態にする。上記工程を経たウエハーに能動素子 平滑にされた第1のウエハー1の表面を、集積回 路の構成要素となる素子を組み込むべき領域を島 状に残こしフツ酸-硝酸溶液で選択エッチング (第3図に示す1,1…のようにする。この時残 こされた島状の第1のウエハー領域 1,1…の表 25 AℓやTi,Pt,Au等で所定のバターンに従がつ 面は酸化等の工程を経て酸化膜 4,4が形成され る。続いて上記工程を経たウエハーに能動素子、 受動素子等の集積回路構成要素を組み込む。

第4図に示す如く島状の第1のウエハー1,1 領域に拡散工程を施こしてトランジスタ等の能動 30 ハー領域に能動素子を組み込みさらに上記島状の 素子 5 を、島状ウエハー領域 1 ,1の間にある第 2のウエハー領域 2 2に抵抗等の受動素子6を 組み込み形成する。この工程を経たウエハーの平 面図を第5図に示す。

ウエハーに組み込まれた能動素子5、受動素子35の高い半導体装置を簡単に得ることができる。 6を所定のパターンでもつてAℓ又はTi,Pt, Au 等 7,7…で第6図の如く配線して半導体装 置を得る。

上記実施例は2枚のシリコン単結晶半導体ウエ ハーをそのまま使用した半導体装置及びその製造 40 1 第1の単結晶半導体ウエハーと第2の単結晶 工程について述べたが、次に他の実施例として上 記半導体装置と同様に島状に分離して能動素子の 組み込まれた第1のウエハー領域と、その島状間 の領域を占める第 2 のウエハー領域 に受動素子の

組み込まれてなる半導体装置に於て、上記島状の 間を占める第2のウエハーをエピタキシヤル成長 させて島状領域 を埋め込み形成する半導体装置の 製法について述べる。

2枚のシリコン単結晶半導体ウエハー1,2を 上記実施例と同様に熱的に接着し、続いて化学腐 蝕で第1のウエハーを厚さ20~30μ程度に平 滑にエツチングし、さらに能動素子を組み込むべ き領域を島状1,1…に残こし第1のウエハー1 1 , 1…の間にある酸化膜 4をも除去し、第7図 に示す如く第2のウエハー2を露出させる。その 後ウエハーにエピタキシヤル選択成長を施こし、 上記工程で露出した第2のウエハー領域に同一結 の如くSiO₂層3を介して接着することが容易と 15 晶性を有する単結晶を成長させる。この時第1の ウエハーを覆つている酸化膜4からは多結晶8が 成長し、構成素子の分離を優くれたものとする。 結晶成長表面をラツピング、ポリツシング、エツ チング酸化等の工程を施こして平滑にし第8図の や受動素子を組み込むが、島状の第1のウエハー 1,1にはトランジスタ等の能動素子5を、上記 エピタキシャル成長させた第2のウエハー領域に は抵抗等の受動素子6を拡散等の手段に組み込み、 て配線7を行ない第9図のような半導体装置を得 る。

> 以上の如く、2枚の単結晶半導体ウエハーを絶 緑物を介して接着し、島状に分離した第1のウエ 第1のウエハーの間にあつて絶縁物を介して存在 する第2のウエハー領域に受動素子を組み込んで 半導体を得ることにより、構成素子間の相互作用 による半導体特性の劣化をみることなく、信頼度

> また従来装置では無駄に消費していた半導体ウ エハーの空間が有効に利用され、集積回路の一層 の高密度化が容易に行える。

の特許請求の範囲

ウエハーとを絶縁膜を介して接着する工程と、上 記第1の半導体ウエハーを所定の厚さまで除去し、 更 に島状に選択的エツチングする工程と、上記島 状の第1の半導体ウエハーに能動素子を、島状の

5

第1の半導体ウエハー間に存在する第2の半導体 ウエハー領域に受動素子を夫々組込む工程と夫々 の素子を所定のパターンで配線する工程とからな る半導体装置の製法。

2 第1の単結晶半導体ウエハーと第2の単結晶 5 とからなる半導体装置の製法。 半導体ウエハーとを絶縁膜を介して接着する工程 と、上記第1の半導体ウエハーを所定の厚さまで 除去し、更に島状に選択的にエツチングする工程 と、上記エッチング工程で選択的に除去された領 特 域に第2の半導体ウエハーと同一結晶を成長させ 10 実

るエピタキシヤル成長工程と、上記島状の第1の 半導体ウエハー領域に能動素子を、第2の半導体 ウェハー領域に受動素子を夫々組み込む工程と、

上記夫々の素子を所定のバターンで配線する工程

66引用文献

公 昭 4 3 - 1 5 7 4 7 公 昭 4 0 - 3 0 4 3 9

-217-










